Altium/Protel论坛 |  PADS论坛 |  Cadence Allegro论坛 | 
Cadence Allegro论坛

Allegro快速等间距修线

为了提高设计效率,我们在前期预布线阶段,只考虑如何将线快速拉通,后期再来优化,如图所示,走线距离不均匀,有的地方宽松有的地方紧,既不美观也不满足3W原则。 这个时候我...

Cadence Allegro论坛

Allegro布线调整Slide指令选项卡详解

当布线效果不好或需要调整现有布线、过孔时,可以采用Slide操作。 执行菜单命令RouteSlide,如图所示。 Option面板的参数如图所示。 ctive etch subclass:当前的操作层。 Min Corner Size:移动过...

Cadence Allegro论坛

Allegro设计HDI时高效率打孔换层

在走线命令状态下,option栏的Alt项选择WL,然后点击working layers如图所示。 在Working Layers窗口中,可以勾选一个或者多个层,如图所示。表示从当前层(Act所对应的层)打孔换层只能换到...

Cadence Allegro论坛

Allegro Add Connect指令选项卡详解

执行走线命令,如图所示。 Option面板参数如图所示。 Act:当前激活层,表示当前正在处理的层面,默认为上一次操作时所在的层。 Alt:对称层,表示打孔后切换到的新层面。 Via:当前...

Cadence Allegro论坛

Allegro格点设置方法和技巧

在allegro中,如何对格点进行设置呢? 首先,我们必须了解格点的偏移量,如图所示。这里的偏移量我们可以理解为一个中心点,allegro中,格点是以我们设置的格点大小从该点向四周发...

EDA经验分享

什么是ODT(片内核心终结),它是怎么工

主板终结是一种最为常见的终结主板内干扰信号的方法。在每一条信号传输路径的末端,都会安置一个终结电阻,它具备一定的阻值可以吸收反射回来的电子。但是 DDR2 内存的工作频率...