Altium/Protel论坛 |  PADS论坛 |  Cadence Allegro论坛 | 

四层板射频信号隔层参考做不了50欧姆阻抗?

射频阻抗这个话题其实咱们在学员群里讨论过很多次了,但是有很多人对这个概念还是比较模糊,当场解释了,可能换种设计环境依然不知道如何处理。究其原因是知其然不知其所以然。大家一遇到射频信号,总是下意识的要做隔层参考,是不是所有的射频信号的阻抗控制都用隔层参考?借用下图学员的提问,我们来讨论下这个话题:四层板射频信号隔层参考做不了50欧姆阻抗?

 

                   

    首先我们来看下常规四层板的层叠,如下图所示。

 

      射频信号一般会走表层,做隔层参考即是参考第三层POWER03,那么在计算阻抗时射频信号距离其参考层H1的厚度应该是4mil1,2层之间的pp厚度)+1.2mil(第二层的铜厚)+xxx(中间core的厚度)。中间CORE的厚度取决于板厚,如果我们按常规板厚1.6mm63mil)处理,那么中间CORE的厚度=63-1.6X2-4X2-1.2X2=49.4milH1的值就很明显了H1=4+1.2+49.4=54.6mil。那么50欧姆的射频信号做隔层参考其对应的线宽我们用SI9000来算下,如下图。

 

         

    很明显,这个线不是一般的粗,在设计过程中这个线宽根本无法实现。所以对于常规层叠的四层板,射频信号做隔层参考是不行的。有的同学会问了,1,2层的pp厚度才4mil太薄导致中间的core太厚从而使H1的值比较大;如果加大1,2层的pp厚度,使H1的值变小,应该会得出一个合理的射频阻抗线宽。听上去好像蛮有道理的样子,那么我们来加大试试,加到10mil应该差不多,如下图所示。

 

          但是,1,2层10milpp厚度根本就用不着做隔层参考,不信看下图。

       

    17.5的线宽,50欧姆的阻抗,射频信号参考相邻层,已经非常符合射频信号的线宽和阻抗要求了,已经不需要隔层参考。但是,咱们表层ddr的数据线和地址线也是参考相邻层做50欧姆阻抗,ddr这么密集的走线走17.5的线宽合适吗?肯定不合适!,如果板子上有大量的射频信号,且没有其他重要信号的话,可以忽略非重要信号信号的阻抗要求,优先满足射频信号的阻抗,这种1,2pp加厚的层叠才是合适的。

 

    所以,综上所述,四层板射频信号隔层参考做不了50欧姆阻抗。又不能做隔层,又不能参考相邻层,那咋办?请看下图用椭圆框起来的字样。

 

                   

    不错,做共面。对于常规层叠来说,参考第二层,做50欧姆阻抗线宽只有5mil,不符合射频信号的线宽要求。为了不让它参考第二层,咱们得挖空第二层甚至第三层,第四层底下保留一个完整的地,然后做共面阻抗,请看下图。

 

      G1G2是做共面阻抗的包地线宽,包地线宽并不是一个固定的值,大一点,小一点,关系不大,不要太细就好。不信你改变G1G2的值,阻抗变化不大,主要是包地线距离射频线D1的距离对阻抗影响比较大,我们这里设置为5mil。最终50欧姆的射频线宽为22mil

内容版权声明:除非注明,否则皆为本站原创文章。

转载注明出处:http://www.dodopcb.com/ziyuan/67.html