• 第一张
  • 第二张
  • 第三张

置顶推荐 深耕PCB技筑根基,一站式服务赋能智造-专访深圳

置顶推荐 以技术驱动品质|技术硬核,守住高端PCBA制造底气

置顶推荐 PCB入行干货|零基础跨界工程师详解:工匠精神

置顶推荐 PCB设计创始人访谈:从工程师到公司掌门人

置顶推荐 xilinx FPGA Pin_delay导入Allegro的方法

EDA经验分享

采样电阻为什么要开尔文连接?

50A流过1m分流器,理论压降是50mV。若采样线接在大电流铜箔上,0.08m铜箔电阻会额外带来4mV误差; 开尔文四线连接 把采样点接到电阻焊盘内侧,只读取分流器压降。 开尔文连接 就是把大...

行业动态

亚太PCB高端人才创新峰会在中国广东举办

以AI 时代 PCB 工程师的机遇、挑战与职业危机为主题的亚太PCB高端人才创新峰会于2026年9月10日在中国南部广东省深圳市开幕。 与会嘉宾林超文(高速硬件设计专家)指出 ,AI 给 PCB 行业...

Cadence Allegro论坛

xilinx FPGA Pin_delay导入Allegro的方法

1. Excel 打开 vivado 导出的pin_delay.csv 2. 保留列:Pin Name(物理管脚,如A9)、MinDelay(ps)、MaxDelay(ps),其余全部删除 3. 延时取值:高速 DDR 常用 (Min+Max)/2取平均值;也可只用 MaxDelay(保守时序)...

EDA经验分享

DDR4内存布线规范:为什么Fly-by是标配

年经手过一个DDR4的设计返修。板子用的是4片DDR4颗粒,布线时直接套了DDR3的老方案,走了T型分支拓扑。分支出线长度控制得很仔细,每根都做到了50mil以内。单板调试一切正常。 但一...

EDA经验分享

【全免费】从0到1简明PCB设计速成教程

PCB工程师 职业整体前景稳中有升,需求集中在高端技术与热门赛道,薪资与能力强绑定,发展路径也是多元化。 一、需求与趋势 刚需稳固:PCB是电子硬件核心载体,5G/AI/新能源汽车...

EDA经验分享

DDR5 PCBlayout设计指南(二)

什么是 CAMM2? CAMM2 的全称是 Compression Attached Memory Module 2, 是由 JEDEC (固态技术协会) 正式采纳并发布的新一代内存模组标准(标准代号为 JESD318 ),于 2023 年 12 月发布。它旨在 取代...