Altium/Protel论坛 |  PADS论坛 |  Cadence Allegro论坛 | 

采样电阻为什么要开尔文连接?

50A流过1mΩ分流器,理论压降是50mV。若采样线接在大电流铜箔上,0.08mΩ铜箔电阻会额外带来4mV误差;开尔文四线连接把采样点接到电阻焊盘内侧,只读取分流器压降。

开尔文连接就是把“大电流路径”和“电压采样路径”分开,让电压采样线几乎不流电流,从而只测采样电阻本体的压降,不把铜箔、焊锡、走线、过孔的电阻算进去。
• 分流器:

• 电流:

 

• 理论压降:

 

如果采样线接在大电流铜箔上,而这段铜箔有:

 

那么它会额外产生:

 

两线采样时测得就是:

 

等效电阻变成:

 

误差:

 

对于满量程只有 50mV 的采样信号,8% 已经非常大了。


 

开尔文四线连接后:

  • 两个大电流端子负责流过 50A;
  • 两个电压采样端子单独接到分流器电阻体两端,或者接到焊盘内侧靠近电阻体的位置;
  • 采样线接的是高阻输入,比如电流检测放大器、ADC 差分输入,电流只有 nA 级甚至更小;
  • 因此采样线、焊盘、铜箔上的压降:
 

所以测到的就接近:

 

也就是只读取分流器本身的压降。

注意几点:

  1. 采样点要尽量靠近电阻体两端,最好使用四端子分流器自带的电压检测端子。如果是两端子分流器,PCB 上要从焊盘内侧开尔文引出,不要从大电流铜箔上随便取点。
  2. 电压采样线要走差分对,尽量靠近,接到差分放大器或 ADC 差分输入,避免和主电流路径共用过孔、走线。
  3. 开尔文连接消除的是共路径电阻误差,包括铜箔、焊锡、走线、接触电阻等。但它不能消除分流器本身的温漂、自热、寄生电感、放大器失调等误差。
     

所以,对于 50A、1mΩ 这种低阻大电流采样,开尔文连接基本是必须的。否则铜箔上那 0.08mΩ 就可能直接带来 8% 的测量误差。

文章来源:工程师研习社

内容版权声明:除非注明,否则皆为本站原创文章。

转载注明出处:http://www.dodopcb.com/ziyuan/287.html