• 华秋DFM V4.9.1新版发布
  • 第一张
  • 第二张
  • 第三张

置顶推荐 华秋DFM V4.9.1新版发布:让设计与制造更高效

置顶推荐 PCB安规设计:电气间隙和爬电距离

置顶推荐 很多在PCB上习以为常的操作,放到FPC上就是事故

置顶推荐 深耕PCB技筑根基,一站式服务赋能智造-专访深圳

置顶推荐 以技术驱动品质|技术硬核,守住高端PCBA制造底气

EDA经验分享

PCB安规设计:电气间隙和爬电距离

一、电气间隙和爬电距离 在高压PCB设计中,也就是开关电源PCB设计中要注意电气间隙和爬电距离,间距不够会引起漏电。 通用标准(不同行业有区别,如灯具,电动车等),需要过认...

书籍与培训

机器人硬件设计实战训练营

六大实战项目|建立机器人硬件完整知识体系 课程站在整机系统视角,不只孤立讲解芯片,讲清每个模块在整机中的定位、上下游约束条件。 上课形式: 深圳福永校区线下实操 + 线上...

EDA经验分享

采样电阻为什么要开尔文连接?

50A流过1m分流器,理论压降是50mV。若采样线接在大电流铜箔上,0.08m铜箔电阻会额外带来4mV误差; 开尔文四线连接 把采样点接到电阻焊盘内侧,只读取分流器压降。 开尔文连接 就是把大...

行业动态

亚太PCB高端人才创新峰会在中国广东举办

以AI 时代 PCB 工程师的机遇、挑战与职业危机为主题的亚太PCB高端人才创新峰会于2026年9月10日在中国南部广东省深圳市开幕。 与会嘉宾林超文(高速硬件设计专家)指出 ,AI 给 PCB 行业...

Cadence Allegro论坛

xilinx FPGA Pin_delay导入Allegro的方法

1. Excel 打开 vivado 导出的pin_delay.csv 2. 保留列:Pin Name(物理管脚,如A9)、MinDelay(ps)、MaxDelay(ps),其余全部删除 3. 延时取值:高速 DDR 常用 (Min+Max)/2取平均值;也可只用 MaxDelay(保守时序)...

EDA经验分享

DDR4内存布线规范:为什么Fly-by是标配

年经手过一个DDR4的设计返修。板子用的是4片DDR4颗粒,布线时直接套了DDR3的老方案,走了T型分支拓扑。分支出线长度控制得很仔细,每根都做到了50mil以内。单板调试一切正常。 但一...