阻抗计算（以一个八层板为例）
下面以如图1所示的八层板为例来介绍下相关阻抗的计算方法
图1
1. 微带线阻抗计算
（1）表层(Top/Bot层)参考第二层，单端阻抗选用CoatedMicrostrip 1B模型，单端50欧姆阻抗计算方法如图2所示，最后得到表层50欧姆单端线宽为6mil。
图2表层(Top/Bot层)单端阻抗计算
（2）表层差分阻抗选用Edge-CoupledCoated Microstrip 1B模型，差分100欧姆阻抗计算如图3所示 ，最后得到的表层100欧姆差分线宽线距为4.7/8mil。
图3 表层(Top/Bot层)差分阻抗计算
（3）表层（Top/Bot层）射频信号50欧姆阻抗的计算：
因为射频信号要有足够宽的线宽，在阻抗不变的情况下，加大线宽就必须增加阻抗线到参考层的距离，所以50欧姆射频信号要做隔层参考也就是参考第三层，阻抗模型选用CoatedMicrostrip 2B阻抗计算方法如图4所示，最后得到表层50欧姆射频信号的线宽为15.7mil。
图4 表层50欧姆射频信号阻抗计算
（4）微带线阻抗计算参数说明：
1.H1是表层到参考层的介质厚度，不包括参考层的铜厚；
2.C1,C2,C3是绿油的厚度，一般绿油厚度在0.5mil~1mil左右，所以保持默认就好，其厚度对阻抗的影响不是很大；
3.T1的厚度一般为表层基铜铜厚加电镀的厚度，1.8mil为0.5OZ（基铜厚度）+Plating的结果；
4.一般W1是板上走线的宽度，由于加工 后的线为梯形，所以W2<W1，一般当铜厚为1mil以上时，W1-W2=1mil，当铜厚为0.5mil时W1-W2=0.5mil。
2.带状线阻抗计算
（1）带状线（Art03和Art06层）内层单端阻抗选用Offeset Stripline 1B1A模型,50欧姆阻抗计算方法如图5所示，计算出来的内层50欧姆单端线宽为5mil。
图5 内层50欧姆单端阻抗计算
（2）带状线（Art03和Art06层）内层差分阻抗选用Edge-Coupled Offeset Stripline模型 1B1A,100差分欧姆阻抗计算方法如图6所示，计算出来的内层100欧姆差分线宽线距为4.3/9mil。
图6 内层100欧姆差分阻抗计算
（3）带状线阻抗计算参数说明：
1.H1是导线到参考层之间core的厚度，H2是导线到参考层之间pp厚度（考虑pp流胶情况）；如图7-14和7-15阻抗计算图所示，以ART03为例，H1就是GND02到ART03之间的介质厚度为5.12mil，而H2则是GND04到ART03之间的介质厚度再加上铜厚，所以H2的值应该为14mil+1.2mil=15.2mil；
2.Er1和Er2之间的介质不同时，可以填各自对应的介电常数；
3.T1的厚度一般为内层铜厚；当为HDI板时，需要注意内层是否有电镀，有电镀的话需要将电镀的厚度加上去。
3.共面波导阻抗计算
上述是常见的阻抗计算，然而有部分PCB板厚较厚，层数较少，利用上述方法没有办法计算出阻抗线的具体参数，这个时候就要考虑共面波导模型，这种模型是信号线参考其旁边的地线做阻抗，一般在双面板的场合用的比较多。
（1）单端50欧姆，选用Coated Coplanar Strips With Ground 1B模型，其阻抗计算方法如图7所示，计算结构为阻抗线宽14mil，阻抗线到地线的距离4mil，地线的宽度为20mil。
图7 50欧姆共面波导阻抗模型计算
（2）差分100欧姆，选用 Diff Coated Coplanar Strips With Ground 1B，其阻抗计算方法如图8所示，计算结果为100欧姆差分线宽线距为6/5mil，差分线到地线的距离为7mil，地线线宽为20mil。
图8 100欧姆差分共面波导阻抗模型计算
（3）共面波导阻抗计算参数说明：
1.H1是阻抗线到最近参考层的介质厚度；
2.G1和G2是伴随地的宽度，一般是越大越好；
3.D1是到伴随地之间的间距。
4.阻抗计算的几个注意事项
（1）线宽宁愿宽，不要细。
因为我们知道制程里存在细的极限，宽是没有极限的。如果到时候板厂为了调阻抗把线宽调细而碰到细的极限时那就麻烦了，要么增加成本，要么范松阻抗管控，要么修改设计...所以在计算时相对宽就意味着目标阻抗稍微偏低，比如50欧姆，我们算到49欧姆就可以了，尽量不要算到51欧姆。
（2）整体呈现一个趋势。
我们的设计中可能有多个阻抗管控目标，那么就整体偏大或偏小，不要100欧姆的偏大，90欧姆的偏小
（3）考虑残铜率和流胶量。
当半固化片一边或两片是蚀刻线路时，压合过程中胶会去填补蚀刻的空隙处，这样两层间的胶厚度会减小，残铜率越小，填的越多，剩下的越少。所以如果你需要的两层间半固化片厚度是5mil，要根据残铜率选择稍厚的半固化片
（4）指定玻璃布型号和含胶量。
看过板材datasheet都知道不同的玻璃布，不同的含胶量的半固化片或者芯板的节点系数是不同的，即使是差不多高度的也可能是3.5和4的差别，这个差别可以引起单线阻抗3欧姆左右的变化。另外玻纤效应和玻璃布开窗大小密切相关，如果你是10Gbps或更高速的设计，而你的叠层又没有指定材料，板厂用了单张1080的材料，那就可能出现信号完整性问题。
（5）多和板厂沟通
当然残铜率和流胶量有时候计算会有误差，新材料的介电系数有时和标称不一致，有的玻璃布板厂没有备料等等都会造成设计的叠层实现不了或者交期延后。出现这些情况的时候，最好的办法就是在设计之初让板厂按设计师的要求，根据他们的经验设计个叠层，经过多次的沟通和确认，这样最多几个来回就可以得到理想的叠层，方便后续的设计
说了这么多，可能有些童鞋一脸懵，没关系，咱们EDA无忧学院首席讲师罗新林老师这有一套关于阻抗的视频教程，扫以下二维码学习。
或复制链接至浏览器打开：http://1t.click/9Qb